用verilog写一个8位循环移位器
2024-11-18 11:35:11 阅读：111
用verilog写一个8位循环移位器，麻烦给回复
最佳答案
module barrel_org(s,a_p,b_p);input [2:0] s;input [7:0] a_p;input [7:] b_p;reg [7:0] b_p;always@(a_p or s)begincase(s)3'b000:beginb_p
2024-11-18 11:35:11
赞 9680踩 0
全部回答(1)
赞 (111)
评论列表（4条）
我是公众科技网的签约作者“米勒大法师”！
希望本篇文章《用verilog写一个8位循环移位器》能对你有所帮助！
本站[公众科技网]内容主要涵盖：教育，学历提升
本文概览：module barrel_org(s,a_p,b_p);input [2:0] s;input [7:0] a_p;input [7:] b_p;reg [7:0] b_p;always@(a_p or s)begincase(s)3'b